# **Patent Abstracts of Japan**

**PUBLICATION NUMBER** 

01106456

**PUBLICATION DATE** 

24-04-89

APPLICATION DATE

19-10-87

**APPLICATION NUMBER** 

: 62263435

APPLICANT:

MATSUSHITA ELECTRIC IND CO LTD;

INVENTOR:

TAKASE YOSHIHISA:


INT.CL.


H01L 23/50 H01L 23/28


TITLE

SEMICONDUCTOR INTEGRATED

CIRCUIT DEVICE







ABSTRACT :

PURPOSE: To make an electrode terminal not to come off due to external force and thermal strain by providing the end surface of a lead frame substrate with a stair part having more than one step and performing molding with sealing resin in a shape of covering the stair part.

C

CONSTITUTION: An IC chip 16 is mounted on the other main surface 14 of a die pad 11, and a pad of the IC chip and the other main surface 14 of an electrode terminal 12 are bonded with a wire 17 so as to be continuously molded with sealing resin 18 on the almost level with one main surface 13 by a transfer method so that the electrode terminal and the main surface 13 of the die pad 11 may be exposed. At this time, a stair part 15 provided on a lead frame 20 is also covered with sealing resin 18. Thereby, a reinforcing bar 19 exposed to an end surface of sealing resin 18 is also of the same projection type so as to have very strong structure against coming-off even to external force.

COPYRIGHT: (C) JPO

⑲ 日本国特許庁(JP)

⑪特許出願公開

## ⑩公開特許公報(A)

平1-106456

@Int\_Cl\_4

識別記号

庁内整理番号

砂公開 平成1年(1989)4月24日

H 01 L 23/50 23/28

G-7735-5F A-6835-5F

審査請求 未請求 発明の数 1 (全4頁)

49発明の名称 半導体集積回路装置

> 頤 昭62-263435 ②特

砂出 顖 昭62(1987)10月19日

黒 勿発 明 者

啓

大阪府門真市大字門真1006番地 松下電器產業株式会社内

明 の発 者 高瀬 久

大阪府門真市大字門真1006番地 松下電器產業株式会社内

⑪出 願 人

松下電器産業株式会社

Œ

大阪府門真市大字門真1006番地

砂代 理 人

弁理士 中尾 敏男

外1名

1、発明の名称

半導体集費回路裝置

2、特許請求の範囲

複数の電極端子を有するリードフレームの一主 面の面積が、他の主面より狭く、このリードフレ - 4の断面形状は少なくとも1段以上の段差を持 つ段差郎を有するものであり、半導体集積回路は ・ 他の主面にマウントされ、少なくとも電極端子の 一主面を露出した形で一主面とほぼ平坦に封止樹 脂が成形されている半導体築積回路装置。

3、発明の詳細を説明

産業トの利用分野

本発明は半導体集積回路をパッケージした半導 体集積回路装置に関するものである。

従来の技術

ポータブルな情報ファイルとしてのICカード はカードの一部にメモリ、マイクロプロセッサを 有する半導体集段回路装置を埋込んで、リーダー ライタを介して情報を書き込み、読み出し、消去

する腐粒機能を持っているが、ISO規格により カード厚みは仮大 0.84ミリとされており、当然 半導体集股回路技匠は更に輝くしかも厚み精度が

当初半導体集積回路装置の基板はガラスエポャ シを基体とする両面基板が主流であったが、ガラ スエポキシ基板ではICカード用半導体集積回路 装置に要求する原み精度を十分に満足させるもの ではなかった。

そとでガラスエポキシ基板の代りに厚み精度が よく半導体集積回路装置の総厚の厚み精度も向上 させられるリードフレームを基板とするICカー ド用半導体集積回路装置が提案された。このIC カード用半導体集積回路装置の構造を第4図に示 し説明する。

複数本の電極端子1とダイパッド2を有するり ードフレーム8の上記ダイパッド2にICチップ 3がマウントされ、上記ICチップ3のパッド (図示せず)と上記電極端子1がワイヤ4で接続 されており、少たくとも上記電復端子1の一主面 5 を露出した形で、しかも上記一主面 5 とほぼ平 坦に封止樹脂 6 がトランスファ成形法により成形 された構造となっている。

ところが上記電極端子1の上記一主面6は外部面には外部面には、上記電極端子1の海い側面を含む片面しい、上記電極端子1の海に側面を含む片では、地上記封止樹脂6を接触して、と記封止樹脂6中にはが、当然上記電極端子1との問題点を解決する。とは、上記封止樹脂6との密着性はして、上記封止樹脂6との密着性はして、上記封止樹脂6との密着性はして、上記封止樹脂の主面7を租面化したり、上記電低端子1の一主面6の面積を他の主面7の面積をといる。

発明が解決しようとする問題点

このような半導体集積回路装置に用いるリードフレームBの厚味は、半導体集積回路装置に総厚の制限があることから O. 1 6ミリ以下が通常用いられる。ところが針止樹脂 B とリードフレームB

なる。この伏想でカード化しカードの携帯中あるいは使用中に何らかの異物が切断面にできたパリ、あるいは電極端子自体にひっかかり電極端子をはがしてしまう可能性がある。このように電極端子がはがれたり、変形するとICカードとしての機能が全く失なわれることになる。

本発明は上紀問題点を鑑み、外的な力、熱ひずみ等に対しても電極端子がはがれて使用不能にならないようなリードフレームの構造を提供するものである。

問題点を解決するための手段

そして上記問題点を解決する本発明の技術的手段は、リードフレームの一主面の面積を他の主面より狭くし断面形状を凸型として一主面と低度平坦に封止樹脂を成形し、リードフレームの端面を所定の距離、厚さでほぼ全辺にわたって封止樹脂で覆うように構成したものである。

作用

との構成により電極端子のほぼ全辺が対止樹脂 でおおわれていることから、電気端子を剥す外部

の他の主面でとの密着性を強化するために、リー ドフレーム8の断面をテーパ加工し、わずかに針 止樹脂もでリードフレーム8を覆り形としている が、リードフレーム8の厚味がO.1 6 ミリと非常 に薄いため、封止樹脂8でリードフレーム8の端 面を一部覆り形とした場合でもせいせい厚味分の O. 1 6 ミリ程度しか**残**りことができず、満面にテ ーパをつけても針止樹脂もに対するリードフレー ム8の密着強度を落るしく向上させることはでき たかった。また前にも述べたが封止樹脂のには離 形削が入っているため、リードフレームBとの密 着性が悪く、例えば熱衝撃試験を行った時に発生 する熱的ひずみによりリードフレーム8が剥れる 可能性も生じてくる。更にトランスファ成形後リ ートフレーム8の補強パーを封止樹脂6の端面に 沿ってほぼ平坦に金型にて切断して個片の半導体 集積回路装置にするわけであるが、補強パーの切 断面は金型で切断する際、わずかなパリが発生す ることと、完全に封止樹脂のの端面と平坦にする ことは不可能で、わずかに切断面が突き出る形と

からのりが加わらず、また熱帯な試験等による熱 ひずみに対しても電極端子が剥れることがないた め信頼性の高い半導体集積回路装置を作ることが 可能となる。

### **爽施** 例

### 特別平1-106456(3)

る構造のリードフレームである。このリードフレームである。このリードフレームである。このリードフレース として、まずプレス 機でストレートにパンチングした 後続いて別の金型を用い同じくプレス機によりリードフレーム 200端面のみをプレスし所定の量だけ 良差部 16を作った。他の方法としてエッチングによる方法でも同様の良差部 16を作ることは 可能である。以上の説明は ICチップを塔敏するダイパッド11を有するリードフレーム 20であるが、ダイパッド11の無い電磁路子12のみのリードフレームでもかまわない。

以上述べた段付きリードフレーム20を用いた 半導体集積回路装置の製造プロセスを第3図a~ cに示す。これは第2図のA-A'の断面を表わす ものである。ダイパッド11の他の主面14に ICチップ16をマウントし、上記ICチップ16 のパット(図示せず)と上配電極端子12の他の 主面14をワイヤ17で接続し(第3図a)、続いてトランスファ成形法にて上記電極端子12、 及びダイパッド11の一主面13を露出させるご

のではなく、パンプを利用したフリップチップポンディング方式でもかまわない。また同時にリードフレーム20の他の主面側をエッチング、サンドプラストメッキ法等で担面化処理が施こされていても良い。更にダイパッド11が無くICチップ16が電極端子12にかかるようなリードフレーム20を用いる場合はICチップ16をマウントするダイポンド樹脂は絶縁性であることはいうまでもない。

### 発明の効果

本発明の半導体集積回路装置はリードフレーム 基板の端面に1段以上の段差部を設け、段差部を 賃う形で針止樹脂にて成形しているため、外的を 力にも電極端子は剥れにくく、熱衝撃試験等の熱 ひずみに対しても、電極端子ははがれないことか 5、信頼性の高いものを得ることが可能となる。

### 4、図面の簡単を説明

第1図は本発明の半導体集積回路装置の一実施 例における電低端子部の拡大斜視図、第2図4. bは本発明に用いたリードフレームの構造を示す

とく、上記一主面13とほぼ平坦に封止樹脂18 で成形する(第3凶b)。この時リードフレーム 20 亿設けられた段差部156上記封止樹脂18 で優われる形となる。更に金型を用いて上記封止 樹脂18の端面に沿って補強パー19を切断して 個片の半導体集積回路装置とする(第3図c)。 以上のべた半導体集積回路装置の電優端子部の拡 大図を第1図に示す。この第1図によれば電極端 子12の一主面と封止樹脂18はほぼ平坦に成形 されており、封止樹脂18に埋砂した電極端子12 の一部は、蘇出している一主面より広がっている 構造となっている。このことは、電極端子12の 蟾面に形成されている段差郎16を完全に封止樹 脂18が覆っていることになり、封止樹脂18の 端面に露出している補強パー19も同様の凸型で あることから外的を力に対しても非常に剥れて強 い解造となっている。

以上述べてきた実施例の中でICチップ16の パッドと電極端子12の接続にワイヤ11を用い ているが、ワイヤーポンディング法に限定するも

上面図と断面図、第3図を~c は本発明の半導体 集域回路装盤の製造フローを示す断面図、第4図 は従来のリードフレームを用いた半導体集機回路 装置の補造を示す断面図である。

12……電医帽子、13……一主面、14…… 他の主面、15……段差部、16……ICチップ、 17……ワイヤ、18……封止樹脂、19……補 強パー、20……リードフレーム。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名



